Sumitted to PubDB: 2021-06-29

Category: Master Thesis, Visibility: Public

Tags: -

Authors
Non-Belle II authors	Tetsuya Kobayashi
Date	Jan. 1, 2016
Belle II Number	BELLE2-MTHESIS-2021-036
Abstract	素粒子物理学は物質を構成する基本粒子とその間に作用する力を研究対象とする物理学の一分野 である。標準模型の詳細な検証や、標準模型を超える新物理探索を目的として世界各地でさまざま な実験が行われている。その中でBelle 実験は1999 年～2010 年に茨城県つくば市にあるKEK(高 エネルギー加速器研究機構) において行われた電子・陽電子非対称衝突型加速器実験である。 円形加速器KEKB によってB 中間子を大量に生成し、Belle 検出器を用いてその崩壊過程を精 密に測定することでCP 対称性の破れの検証を始め素粒子物理学における数多くの実験成果を上げ た。特にB 中間子系におけるCP 対称性の破れの観測は小林・益川理論を実験的に立証し、2008 年ノーベル物理学賞受賞への貢献を果たした。また、新粒子が寄与するようなB 中間子稀崩壊過 程の研究なども行われたが、Belle 実験で得られた統計量では標準模型を超える物理事象の発見ま では至らず、いくつかの兆候を得るにとどまった。そこでより精密な測定を十分な統計量を用い て行うためにBelle 実験の後継実験としてBelle II 実験が計画された。 Belle II 実験ではKEKB加速器からSuperKEKB 加速器への高性能化と、Belle 検出器からBelle II 検出器への改良を行う。加速器アップグレードにより従来の40 倍となるピークルミノシティを 実現し、最終的にはBelle 実験の約50 倍となる積分ルミノシティで標準模型を超えた新物理事象 の探索を行う。2017 年実験開始に向けて加速器及び検出器のアップグレードが進行している。 Belle II 検出器はさまざまな目的や役割をもつ検出器から構成された複合型検出器である。Aerogel Ring Imaging Cherenkov 検出器(A-RICH) はEndcap と呼ばれる領域での粒子識別を行う検出器 であり、Belle II 実験から新たに導入される。A-RICH ではB 中間子崩壊過程再構成において重 要な荷電K 中間子と 中間子を識別する役割を担い、Belle 実験では達成できなかった単一検出 器による広い運動量領域0:5 GeV=c < p < 4:0 GeV=c での高いK= 識別能力を目指す。その目標 を限られた検出器スペースで実現するため、リングイメージ型Cherenkov 光検出器を採用した。 A-RICH はCherenkov 光の輻射体であるシリカエアロゲルと144 チャンネルピクセル型光検出器 Hybrid Avalanche Photo Detector (HAPD)、および専用の読み出し回路システムによって構成さ れる。 識別原理は、まず荷電粒子がエアロゲルを通過した際に放射状に発生するCherenkov 光をHAPD によりリングイメージとして検出する。リング半径は粒子質量に相関があるためその半径差から 種類を判断できる。HAPD は420 台使用されるため、検出器全体の信号読み出しチャンネル数は 合計6 万チャンネルに及ぶ。そのため、読み出しシステムには多チャンネルの同時読み出しが可 能で、また微弱なCherenkov 光の信号をもれなく捉えられるようにチャンネル毎の単光子検出を 実現する低雑音、高利得の信号処理回路が求められる。さらに読み出しシステムに与えられた設 置領域はわずか50 mm であり、回路のサイズをコンパクトに抑えなければならない。それらの要 求を満たすためにA-RICH グループではFront-end board (FE board) とMerger board の2 種類 の読み出し回路を独自に開発した。 FE board はHAPD 1 台に対して1 台が接続され、集積回路であるApplication Specic Inte- grated Circuit (ASIC) とField-Programmable Gate Array (FPGA) を搭載している。ASIC はア ナログ信号処理及び、ヒットデータの生成を行う。FPGA はASIC の制御と後段の読み出し回路 へデータを転送する役割を担う。Merger board には6 台のFE board が接続され、ヒットデータ の収集・圧縮とBelle II データ収集システムへの転送を行う。また、データ読み出しに必要なトリ ガー・クロック信号の供給や接続されたFE board のコントロールなどの役割を担う。これら2 種 類の読み出し回路は最終的な仕様が決定し、実機に使用されるFE board 420 台、Merger board 72 台の量産および性能評価が行われる。
Conference	Niigata

-